实例学习 Robei 芯片设计系列

四. ALU 设计

Robei LLC

1. 实验目的

ALU(算数逻辑单元)是 CPU 的基本组成部分。实验要求掌握算术逻辑运算加、减操作原理,验证运算器的组合功能。

2. 实验准备

ALU的基本结构如图1所示。我们所设计的ALU要实现最基本的加减运算,与或非和异或等功能。



(1)加法运算包含2种类型,一种是不带进位的加法器,另外一种是带进位的加法器。不带进位的加法器的公式:

$$\{D,R\} = A + B \tag{1}$$

带进位的可以进行加法器级联,实现更高位数的串行加法运算。带进位的加法器的公式:

$$\{D,R\} = A + B + F \tag{2}$$

(2) 减法运算也包含 2 种类型。不带借位的减法运算:

$$\{D,R\} = A - B \tag{3}$$

带借位的减法运算:

$$\{D,R\} = A - B - F \tag{4}$$

Copyright © Robei

- 1 -

3. 实验要求

设计一个 8 位 ALU,并能实现数据与,或,非,异或,不带进位加法,带进位加法,不带借位减法和带借位减法运算。运算符采用 3 比特表示。A, B, R 均为 8 比特数据。用测试文件测试你的 ALU 功能,并用级联方式将 4 个 8 比特的 ALU 实现 32 比特的 ALU。

4. 实验内容

4.1 ALU 模型设计

1) 新建一个模型命名为 alu, 类型为 module, 同时具备 4 输入 2 输出。每个引 脚的属性和名称参照图 2 进行对应的修改。

Name	Inout	DataType	Datasize	Function
А	input	wire	7:0	first input
В	input	wire	7:0	second input
ор	input	wire	3:0	operation
R	output	∧ Cod wire	7:0	result
D	output	wire	1	carry out
ng dump <mark>F</mark> ile C :/ U	sers/inputeng/l)esktop/ wiré alutest.v	d 1	Carry in



图 3. ALU 界面图

2) 添加代码。点击模型下方的 Code (如图 4 所示) 添加代码。



4.2 测试文件设计

1) 新建一个4输入2输出的测试文件,记得将 Module Type 设置为"testbench" 各个引脚配置如图5所示。

Name	Inout	DataType	Datasize	Function
а	input	reg	7:0	first input
b	input	reg	7:0	second input
ор	input	reg	int 3:0	operation
cin	input	wire	1	carry in
result	output	wire	7:0	result
cout	output	wire	1	carry out

图 5. 新建测试文件

- 2) 另存为测试文件。将测试文件保存到 alu 模型所在的文件夹下。
- 3) 加入模型。在 Toolbox 工具箱的 Current 栏里,会出现一个 alu 模型,单击该 模型并在 alutest 上添加,并连接引脚。



4) 输入激励。点击测试模块下方的"Code",输入激励算法。激励代码在结束的时候要用\$finish 结束。

initial begin a=0; b=0; op=0; cin=0; #1 a=3; b=1; op=0; #1



alutest 🗵	段階 6	样式
15 initial be	gin	*
16 a=0;		1201 (82)
17 b=0;		
18 op=0;		
19 cin=0;		
20 #1		Ξ
21 a=3;		
22 b=1;		
23 op=0;		
24 #1		
$25 \ d = 2;$		
20 D=1,		前的并引
27 0p-1, 28 #1		
29 a=255	看著工具栏上的 🔶 图标进行自动建筑。分析仿真	[注:]果并
30 b=0;		
31 op=2;		
32 #1		
33 a=5;		
34 b=6;		
35 op=3;		
36 #1		-
Graph	Code /	
	图 7 激励代码	

5) 执行仿真并查看波形。查看输出信息。检查没有错误之后查看波形。点击右 侧 Workspace 中的信号,进行添加并查看分析仿真结果。对照真值表,查看 设计波形输入输出是否一致。

😂 Waveform																				
File Edit	View				05	<u>ŝŝ</u>				ø'	1	1	9		/					
1 🗲	🔶 🔶	×	1		2	8	1										S	earch		
Signals	Values	ns		1ns					1										10ns I	
a[7:0]	3	\square	0	Х 3	X	2		FF		5		80					4	operb	/	
b[7:0]	1		0	X	1			0		6		80					5			
cin	0				<u><u></u></u>															
op[3:0]	0			0	X	1		2		3		4		5	6	X	7	X	0	
result[7:0]	1		0	X 1	X	3		0		3		0		A	FF		FE	X	4	
cout	0							-		Če.		D		- D _ act	cest?					
							E	EI o	-	·	L 77	,								

图 8. 查看波形

4.3 32 位 ALU 设计

1) 我们利用 8 位的 ALU 级联来设计一个 32 位的 ALU,这个实验需要先行注册 Robei 软件,否则不能进行仿真。

S

2) 创建一个新的模型,添加10个输入引脚,5个输出引脚,各个引脚的配置如 图 9 所示。保存到 alu 模型所在的文件夹。

Name	Inout	DataType	Datasize	Function
A0	input	wire	7:0	Bit 0~7 of A
add B0 oit	input	wire	op 7:0	Bit 0~7 of B
A1	input	wire	7:0	Bit 8~15 of A
alu B1	input	wire	7:0	Bit 8~15 of B
A2	input	wire	7:0	Bit 16~23 of A
B2	input	wire	7:0	Bit 16~23 of B
A3	input	wire	7:0	Bit 24~31 of A
B3	input	wire	7:0	Bit 24~31 of B
ор	input	wire A2_4	3:0	operation R_R
R0	output	wire	7:0 ^{alu4}	Bit 0~7 of R
R1	output	wire	7:0	Bit 8~15 of R
R2	output	wire	^{A3_A-} 7:0	Bit 16~23 of R
em R3	output	raph / wiree /	7:0	Bit 24~31 of R
t D	output	wire	1	carry out
mpilingFile 'C:/	User inputheng	/Deskto wire 4/verilo	g/alu.v'. 1	carry in

图 9.32 位 ALU 引脚

3) 添加4个ALU连接引脚。如图10所示。4个8位的ALU进行级联,第一个输出的D连到下一级的F,最终的ALU的D连接到顶层的D引脚。第一个ALU的F连接到顶层模块的F。op都连接到顶层的op引脚上,A,B和R按照高低位进行连接。这样输入A₃A₂A₁A₀, B₃B₂B₁B₀和R₃R₂R₁R₀分别是32位ALU的输入和输出端。



Robei LLC

4) 创建一个测试文件,10个输入引脚5个输出,按照图11进行引脚配置并保 存到与 alu32bit 模型同一个文件下。

Name	Inout	DataType	Datasize	Function		
A0	input	reg	7:0	Bit 0~7 of A		
B0 alu	input	reg	7:0	Bit 0~7 of B		
A1	input	reg 🕞	7:0 AO A	Bit 8~15 of A		
• B1 alu32	bit input	reg	1 7:0	Bit 8~15 of B		
A2	input	reg	7:0 A1	Bit 16~23 of A		
B2	input	reg	7:0	Bit 16~23 of B		
A3	input	reg	7:0	Bit 24~31 of A		
B3	input	reg	a a 7:0	Bit 24~31 of B		
ор	input	reg	Balba 3:0	operation Dop		
R0	output	wire	7:0	Bit 0~7 of R		
R1	output	wire	7:0	Bit 8~15 of R		
R2	output	wire	7:0	Bit 16~23 of R		
R3	output	wire	7:0	Bit 24~31 of R		
>Dompiling	fil output rs/	guoshen wipe sktop/la	o4/verilo <mark>1</mark> /alu32tes	carry out		
	input	juoshend reg sktop/la	p47 verilog, alu32bit. p47 verilog, alu,v'.	carry in		

图 11.32 位 ALU 测试文件引脚配置

5) 从 Toolbox 里面的 Current 栏找 alu32bit 模型,并添加到测试模块上。对应引 脚相连。如图 12 所示。



- 5. 问题与思考
- 1) 不要使用 8 位 ALU 级联的方式,直接用 Verilog 在 Robei 中实现一个 32 位 或者 64 位 ALU。
- 2) 挑战题:在 8 位 ALU 设计上添加乘法功能,输出结果变成 16 位输出。利用 这个 ALU 实现一个 16 位的乘法器。提示: 16 位乘法器分成低 8 位和高 8

位。如 A[15:0]拆分成 A[15:8]和 A[7:0],同样拆分 B。之后用 4 个乘法器分 别实现:

- $A[7:0] \times B[7:0]$
- A[7:0]×B[15:8]
- A[15:8]×B[7:0]
- A[15:8]×B[15:8]

然后进行适当移位,再用加法器实现相加。